<listing id="62mou"><object id="62mou"></object></listing>
    <output id="62mou"><pre id="62mou"><dd id="62mou"></dd></pre></output>
  1. 新聞中心

    EEPW首頁 > EDA/PCB > 業界動態 > 5nm技術指日可待,EUV技術有重磅突破

    5nm技術指日可待,EUV技術有重磅突破

    作者:時間:2018-10-11來源:21IC收藏

      全球一號代工廠臺積電宣布了有關極紫外光刻()技術的兩項重磅突破,一是首次使用7nm 工藝完成了客戶芯片的流片工作,二是工藝將在2019年4月開始試產。今年4月開始,臺積電第一代7nm工藝(CLN7FF/N7)投入量產,蘋果A12、華為麒麟980、高通“驍龍855”、AMD下代銳龍/霄龍等處理器都正在或將會使用它制造,但仍在使用傳統的深紫外光刻(DUV)技術。

    本文引用地址:http://www.09140960.com/article/201810/392724.htm

      而接下來的第二代7nm工藝(CLNFF+/N7+),臺積電將首次應用,不過僅限四個非關鍵層,以降低風險、加速投產,也借此熟練掌握ASML的新式光刻機Twinscan NXE。

      7nm EVU相比于7nm DUV的具體改進公布得還不多,臺積電只說能將晶體管密度提升20%,同等頻率下功耗可降低6-12%。

      如今在7nm EUV工藝上成功完成流片,證明了新工藝新技術的可靠和成熟,為后續量產打下了堅實基礎。

    image.png


      臺積電沒有透露這次流片成功的芯片來自哪家客戶,但是想想各家和臺積電的合作關系,其實不難猜測。

      7nm之后,臺積電下一站將是(CLN5FF/N5),將在多達14個層上應用EUV,首次全面普及,號稱可比初代7nm工藝晶體管密度提升80%從而將芯片面積縮小45%,還可以同功耗頻率提升15%,同頻功耗降低20%。

      2019年4月,臺積電的 EUV工藝將開始風險性試產,量產則有望在2020年第二季度開始,正好滿足后年底各家旗艦新平臺。

      臺積電5nm工藝的EDA設計工具將在今年11月提供,因此部分客戶應該已經開始基于新工藝開發芯片了。

      隨著半導體工藝的急劇復雜化,不僅開發量產新工藝的成本大幅增加,開發相應芯片也越來越費錢,目前估計平均得花費1.5億美元,5nm時代可能要2-2.5億美元。

      然而,Intel剛發布的秋季桌面平臺仍然都是14nm,而拖延已久的10nm要到明年才能量產,7nm則是遙遙無期,5nm就更別提了。



    關鍵詞: 5nm EUV

    推薦閱讀

    評論

    技術專區

    關閉
    贵州11选5app下载
      <listing id="62mou"><object id="62mou"></object></listing>
      <output id="62mou"><pre id="62mou"><dd id="62mou"></dd></pre></output>
      1. <listing id="62mou"><object id="62mou"></object></listing>
        <output id="62mou"><pre id="62mou"><dd id="62mou"></dd></pre></output>